課程名稱:數位邏輯設計

英文名稱:Digital Logic Design

學年、學期、學分數/時數:第二學年、第一學期、3學分/3小時

先修課程:計算機概論

後續延修課程:數位積體電路

教學目標:1. 能了解數位邏輯的原理(知識)

2. 能了解數位邏輯的表示法(知識)

3. 能具備數位邏輯設計技巧(技能)

4. 能具備分組團隊合作精神(態度)

培育的實務能力:學會及具備計算機、數位邏輯相關技術實作能力

達成本系教育目標:

培養具資訊工程之實務能力的人才(目標1)

培養具資訊工程之專業知能與資訊倫理兼備的人才(目標2)

達成本系學生核心能力:

培養學生具備紮實的理論基礎能力(能力1)

培養學生具備專精的實作能力(能力2)

培養學生具備務實的工程倫理(能力3)

培養學生具備求知的創新觀念(能力4)

培養敬業態度與責任感(能力5)

教材大綱

單元主題

內容綱要

備註

一、Introduction

1.1 Course Objectives

1.2 Digital Logic

1.3 Hardware Description Languages

 

二、Combinational Logic

2.1 Logic Gates

2.2 Boolean Algebra

2.3 Visualizations of Boolean Algebra

2.4 Hazards

 

三、Introduction to Verilog® (Combinational Logic)

3.1 Logic Synthesis

3.2 The Verilog® Hardware Description Language

3.3 Combinational Logic in Verilog®

3.4 Testbenches

 

四、Sequential Building Blocks

4.1 Preserving State with Feedback

4.2 Latches and Flip-flops

4.3 Clocks and Timing Constraints

4.4 Clock Skew

 

五、Simple Sequential Circuits and Verilog®

5.1 Simple Counters

5.2 Verilog® Implementation of Sequential Circuits

 

六、Finite-State Machines and Verilog® Implementation

6.1 Metastability and Synchronization

6.2 Mealy and Moore Formalisms

6.3 Verilog® Implementations

6.4 FSM Examples

 

七、Memories

7.1 Technologies

7.2 Types of RAM and ROM

7.3 Memory Controller Circuits

7.4 Specialty Memories

7.5 High-performance Interfaces

 

八、Circuits for Arithmetic

8.1 Binary Addition and Subtraction

8.2 Implementation and Performance of the Full Adder

8.3 High-speed Addition

8.4 Signed Arithmetic